This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

rowers by Dialog

CLASS "B" PUSH-PULL OUTPUT CIRCUIT

Publication Number: 56-134810 (JP 56134810 A), October 21, 1981

Inventors:

- KOJIMA SHINICHI
- SEKI KUNIO

Applicants

• HITACHI LTD (A Japanese Company or Corporation), JP (Japan)

Application Number: 55-037434 (JP 8037434), March 26, 1980

International Class (IPC Edition 3):

H03F-003/20

JAPIO Class:

• 42.4 (ELECTRONICS--- Basic Circuits)

Abstract:

PURPOSE: To reduce the positive residual voltage to prevent the pop sound, by forming a positive halfwave output by the pnp driving transistor and the npn output transistor which are connected in the inverted Darlington mode and by providing a current pushing-out circuit in the driving transistor.

CONSTITUTION: The collector output of amplifying transistor (TR)Q(sub 14) is connected in the inverted Darlington mode through the emitter and the collector of TRQ(sub 26) and is input to driving TRQ(sub 27) which drives output TRQ(sub 29) which forms a negative half wave. The collector output of TRO(sub 14) has the level shifted by diode Q(sub 15) and is connected in the inverted Darlington mode through current Miller circuits Q(sub 21) and Q(sub 22) and is input to TRQ(sub 23) which drives TRQ(sub 24) which forms a positive half wave. A constant-current pushing-out circuit based on constant-current TRQ(sub 11) which constitutes the Miller circuit is provided in the base of TRQ(sub 23). Since the capacity between the collector and the base of TRQ(sub 23) is changed up by this provided circuit, occurrence of the pop sound is prevented. Further, the positive residual voltage is reduced by TRs Q(sub 23) and Q(sub 24) in the inverted Darlington mode. (From: Patent Abstracts of Japan, Section: E, Section No. 91, Vol. 06, No. 12, Pg. 104, January 23, 1982)

JAPIO

© 2002 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 814510

(19) 日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭56-134810

⑤Int. Cl.³H 03 F 3/20

識別記号

庁内整理番号 7827--5 J ④公開 昭和56年(1981)10月21日

発明の数 1 審査請求 未請求

(全 4 頁)

図B級プッシュブル出力回路

②特

頭 昭55-37434

②出

願 昭55(1980) 3 月26日

切発 明 者 児島伸一

小平市上水本町1450番地株式会 社日立製作所武蔵工場内 79発 明 者 関邦夫

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 細 #

発明の名称 B級ブッシュブル出力回路 特許請求の範囲

1. 正の半波出力を形成するnpnトランジスタとインパーティットダーリントン形態に接続されたpnp駆動トランジスタに電流ミラー回路を介してA級電圧増幅出力を入力する回路を含むB級ブッシュブル出力回路において、上配駆動トランジスタのペースに電流押し出し回路を設けたことを特徴とするB級ブッシュブル出力回路。

発明の鮮細な説明

との発明は、B級ブッシュブル出力回路に関する。

従来、モノリシックパワーIC(半導体集制回路)等を構成するB級ブッシュブル出力回路として、負の半波出力を形成する出力トランジスタとその駆動トランジスタとをインパーティッドダーリントン形態に接続したロワロトランジスタ、アロアトランジスタを用いる準コンプリメンタリB級ブッシュブル出力回路が広く用いられている。

この回路において、正の半波出力を形成する回路は、ダーリントン形態に接続されたnpnトランジスタで構成されるものである。

この場合、正の最大値出力能圧は、上計ダーリントン形態に接続された影動トランジスタ及び出力トランジスタのベース、エミッタ間能圧 2 V B B R により規定され、電源電圧 V C C - 2 V B B R より大きくできない。また、上記出力回路の前数の回路であるA級電圧増幅回路の負荷として定電流として定電流トランジスタを用いた場合には、さらに、この定電流トランジスタにおけるコレクタ、エミッタ間電圧 V C B だけ、上記出力最大値電圧は小さくなるものである。そこで、ブートストラップコングである。そこで、ブートストラップコングである。そこで、ブートストラップコングである。そこで、ブートストラップコングに定電流入である。そこで、ブートストラップコングに定電流入りとの間に設けて、残り電圧を小さくすることが行なわれている。

しかし、この場合には、ブートストラップコン デンサが必要となり、特に、モノリシックICで 回路を伸取する場合には、外付蝎子が増加すると 以上のことより、本願発明者等においては、第 1 図に示すような回路を先に提案した。

この回路は、正の半波出力を形成する出力回路として、残り世任を小さくするため、インパーティッドダーリントン形態に接続したpnp點動トランジスタQ111、 npn出力トランジスタQ11で 構成するとともに、ダイオード(ダイオード接続したトランジスタを含む、以下回じ)Q11とトランジスタQ11とで構成された地流ミラー回路を介して、A級世任増幅出力を入力するようにするものである。なお、1は負の半波出力を形成する出力トランジスタQ11の解動回路である。

この回路にあっては、駆動トランジスタQxxのコレクタ、エミッタ間飽和電圧 V_{CR(sat)} と出力トランジスタQxxのペース、エミッタ間電圧 V_{LR} とで残り電圧が規定され、プートストラップ回路を用いることなく、上配残り電圧を小さくできるものである。

しかし、電砂投入時において、耳ざわりなポッ

(3).

し回路を設けるようにするものである。

以下、この発明を実施例とともに詳細に説明する。

第2回は、この発明をモノリシックパワーIC に適用した場合の一実施例を示す回路図である。

抵抗化、とツェナーダイオード D₂ との値列回路は、定電圧回路を構成し、このツェナー定電圧を入力とするエミッタフォロワトランジスタQ₁ により定電圧出力を得る。

この定能圧出力は、次に説明するプリアンプ及びA級幅圧増幅回路を構成する前段のトランジスタ以上の電源能圧として用いるものである。

ダイオードQ。の定地圧で駅動されるトランジスタQ。及びエミッタ抵抗比。は、ブリアンプを 構成する増船トランジスタQ。の定施流負荷を構 成するものである。

上記ダイオードQ: とともに、歯列接続された 抵抗比。及びダイオードQ。,Q, は、上記増幅 トランジスタQ。のパイアス回路を構成し、上記 ダイオードQ:,Q, による定電圧 2V_{BE}をペー プ音が発生するという欠点がある。

このポップ音の原因を検討した結果、次の理由 によるものであることが判明した。

上配PnP駆動トランジスタQiのコレクタ、ベース間寄生容量が数100pFと大きいため、電源投入時において、上記トランジスタQiのエミッタからベースに微少なチャージ電流が流れ、このチャージ電流の上記トランジスタQiにおける電流増幅率hgk 倍の電流が出力トランジスタQiのベースに流れるものとなり、この出力トランジスタQiが瞬時飽和しようとして出力VQが電源電圧Vcc にけれ上がろうとすることによるものである。

この発明は正の残り毎圧を小さくできるととも に、ポップ周を防止したB級ブッシュブル出力回 略を提供するためになされた。

この発明は、インパーティッドダーリントン形製助 製化接続されたpnprランジスタとnpn出力トランジスタとで正の半波出力を形成するとともに、上記駆動トランジスタのペースに電流押し出

(4)

ス批抗R。を介して上記トランジスタQ。のペースに印加する。

上記トランジスタQ。のベース化け、外付端子を介してカップリングコンデンサC。 か設けられ入力信号が印加される。また、上記トランジスタQ。のエミッタには、エミッタ批抗R。が設けられ、外付端子を介して、交批負帰還回路(C。, R₁₀, R₁₀)を設けるものである。

抵抗R。とトランジスタQ。及びエミッタ抵抗 R。は、定電圧回路を検承するものであり、その ベースに抵抗し、を設けて、定電流を形形する。

上配抵抗れ、で形成した定能放け、上町トランジスタQ。のコレクタ、ペースにペース、エミッタを接続したトランジスタQ。を介して實施ミラー回路を構成する入力トランジスタQ10に入力するものである。

また、上配トランジスタQ。に対してベースを 共通とし、エミッタに向縁なエミッタ世抗比。を 設けたトランジスタQ。により、電源電圧V_{CC} の変動に応じた電流源回路を設けて、上配ブリア . ~~ンプを構成する増幅トランジスタQ。のエミッタ 抵抗 R。に接続するとともに、上配電流を出力 O U T との間に設けた抵抗 R.。に流すことにより、 出力中点電圧 V Q を形成するものである。例えば、トランジスタQ ・ , Q 。 の電流比を 1 : 2 に設定 するとともに、抵抗 R.。, R。 の比を 1 : 1 に設定すれば、上配中点電圧 V Q を V c c / 2 とすることができるものである。

上記増幅トランジスタQ。のコレクタ出力を入力とするトランジスタQisと、そのエミッタ出力を入力とするトランジスタQisとは、A 敵電圧増幅回路を構成する増幅トランジスタである。この増幅トランジスタQis , Qisの入出力間には、位相補債用のコンデンサCi を設けるものである。

1

抵抗RiiとトランジスタQii及びエミッタ抵抗Riiは、定能圧回路を構成し、この定能圧トランジスタQiiのペースに抵抗Riiを設けて、定能流を形成する。この抵抗Riiで形成した定能流は、上貼トランジスタQiiのコレクタ、ペースに、ペース、エミックを接続したトランジスタQiiを介

(7)

力は、パイアス回路を構成するダイオードQIIによりレベルシフトして、トランジスタQII,QIIで構成された電流ミラー回路を介して、インパーティッドダーリントン形態に接続され、正の半波出力を形成する出力トランジスタQIIを駆動する駆動トランジスタQIIに入力するものである。

上記覧がミラー回路を構成するトランジスタ Q 11 , Q 12 の共通エミッタと出力トランジスタ Q 24 のペースとの間には、バイアス回路を構成するダイオード Q 12 を設けるものである。また、上 転共通エミッタには、上配定電圧回路を構成する トランジスタ Q 17 にペースを共通とし、エミッタ に同様な抵抗 R 14 を設けた電流源回路を接続する ものである。

この実施例回路においては、上記正の半波出力を形成する出力トランジスタ Q 14 を 駆動する 駆動トランジスタ Q 14 のベースに、前記説明した 電流ミラー回路を構成する定電流トランジスタ Q 11 による定電流押し出し回路を設けるものである。

この電旋押し出し回路により、電源投入時にお

して電流ミラー回断を構成する入力トランジスタ Qioに入力して、その出力であるトランジスタQio を上記A 穀増幅トランジスタQioの定電流負荷と して用いるものである。

上町増幅トランジスタQ11のコレクタ出力は、トランジスタQ10のエミッタ、コレクタを適してインパーティッドダーリントン形態に接続され、 類の半波出力を形成する出力トランジスタQ11を 駆動する駆動トランジスタQ11に入力するもので ある。上町トランジスタQ10のコレクタには、負 併抵抗比10を設けるとともに、ペースと出力OU Tとの間にパイアス回路を構成するトランジスタ Q11、及び抵抗比11を設けるものである。

すなわち、上記継抗 H_{17} 化は、前 記説明した電 妣ミラー回路を構成する定電流トランジスタ Q_{12} の電流 I_{0} を 確 すことにより、 $V_{BEQ_{28}}$ = I_{0} H_{17} の定電圧を形成し、中点電圧 V_{Q} をレベルシフトとして上配トランジスタ Q_{20} のベースに印加するものできる

また、上記増幅トランジスタQHのコレクタ出

(8)

いて、上記取動トランジスタQ ta のコレクタ、ペース開寄生容量 Cob にチャージアップがなされるため、ポップ音の発生を防止することができる。

そして、この実施例回路においては、インパーティッドダーリントン形態に接続された駆動トランジスタQzzと出力トランジスタQzzとにより正の半波出力を形成するものであるため、正の残り電圧を駆動トランジスタQzzのコレクタ、エミッタ間粒和電圧 V_{CE(sat)}と、出力トランジスタQzzのペース、エミッタ間電圧 V_{BE}との和(V_{CE(sat)}+V_{BE})と小さくできるものである。

なお、この実施例回路においてけ、負の年波出力を形成する出力回路についても、駆動トランジスタQxxをパイアス回路から除くことにより、その残り難圧を出力トランジスタQxx又はA放増幅トランジスタQxxのコレクタ、エミッタ間超和難圧 V_{CE(sat)}で規定される小さな知圧とするものである。すなわち、上配駆動トランジスタQxxのペースに返接A数質圧増縮出力を入力して、そのコレクタ出力で出力トランジスタQxxを駆動する

・ ニン とともに、エミッタと出力UUTとの間にパイアス回路を設けた場合には、ペース、エミッタ飽和 電圧V_{BE(Sat)} が大きくなるPnPトランジス タQxx により致り電圧がこの分だけ大きくなって しまりからである。

この発明は、前駅契筋例に限定されず、正の半被出力を形成する出力トランジスタQ14の駅刷トランジスタQ14のベースに設ける電批押し出し回路は、電流線回路で構成するものであってもよいし、Q14のベース、エミッタ間に挿入された、適切な抵抗であっても良い。

ブリアンプ及び A 級電圧増幅値略の具体的構成 は上計実施例のものに限定されずその他の構成の ものであってもよい。

図面の簡単な説明

第1図は、本願発明者等が先に提案したB 杉ブッシュブル出力回路の回路図、第2図は、この発明の一実施例を示す回路図である。


1 …以即问路

代理人 弁理士 梅 田 利 華河

αú

第 1 図

£



第 2 図

